Télécharger gratuitement TD, QCM, exercices et examens corrigés de Architecture des ordinateurs PDF S4. Bachelor / Licence Informatique SMI (2ème année L2). Pour les cours, résumé, livres… vous trouverez les liens au bout de cette page. Tout en PDF/PPT, Tout est gratuit.
2 Présentation du BIOS 5. 1 Les fonctions du BIOS 5. 2 Vecteurs d'interruptions 5. 3 Appel système: instruction INT n 5. 4 Traitants d'interruptions 5. 5 Quelques fonctions du BIOS 5. 3 Présentation du DOS 5. 1 Description de quelques fonctions du DOS 5. 4 Modification d'un vecteur d'interruption en langage C 5. 1 Ecriture d'un traitant d'interruption en C 5. 2 Installation d'un traitant 6 Les interruptions 6. 1 Présentation 6. 2 Interruption matérielle sur PC 6. 1 Signaux d'interruption 6. 2 Indicateur IF 6. 3 Contrôleur d'interruptions 6. Tp architecture des ordinateurs livre francais. 4 Déroulement d'une interruption externe masquable 6. 3 Exemple: gestion de l'heure sur PC 6. 4 Entrées/Sorties par interruption 6. 1 Un exemple 7 Les entrées/sorties 7. 1 Les bus du PC 7. 1 Bus local 7. 2 Bus d'extension du PC 7. 3 Bus local PCI 7. 2 Bus de périphériques 7. 1 Bus SCSI 7. 2 Bus PCMCIA 7. 3 Les entrées/sorties sur PC 7. 1 Généralités 7. 2 Modes de transfert 7. 4 L'interface d'entrées/sorties séries asynchrones 7. 1 Pourquoi une transmission série?
Question 20: Dans quelles blocs du cache peut-on trouver les blocs suivants: Question 21: Si un bloc n'est pas présent en cache L1, combien de lignes de L1 aura-t-on parcouru? Question 22: Quelle est la probabilité de trouver un bloc quelconque présent dans L2 dans la cache L1? - Si L1 et L2 sont des caches inclusives. - Si L1 et L2 sont des caches exclusives. Tp architecture des ordinateurs chapitre 3 ensao. Question 23: Dans cet exercice, on considère qu'il n'y a que 64 blocs de cache L1. Les quatres premiers blocs de la cache L1 sont remplis comme suit: Les lignes d'adresses suivantes sont lues dans l'ordre: 08012000h, 08012040h, 08020080h, 080220C0h, 08012080h, 080120C0h, 080220C0h, 080520C0h, 08022080h, 08021080h, 08012800h, 08012840h, 08012880h, 080128C0h. Donnez l'état du cache après ces lectures. ---------------------------------------------------------------------------------------------------- ----------------------------------------------------------------------------------------------------
Il ne s'agit pas d'apprendre à programmer, mais de comprendre, à bas niveau, l'organisation de ces nous appuierons sur l'étude détaillée de l'architecture du PC, dont nous étudierons le processeur et son langage machine, les fonctions de base de son système d'exploitation (BIOS), et ses mécanismes de communication avec l'extérieur (entrées/sorties). Nous aborderons aussi le fonctionnement de différents périphériques de l'ordinateur (écran, clavier, disques durs, CD-ROMs…), afin d'apprendre à les mettre en œuvre à bon escient, puis nous conclurons ce cours par un panorama des différentes architectures actuelles (processeurs CISC et RISC, stations de travail etc. ). Représentation des données Introduction Les informations traitées par un ordinateur peuvent être de différents types (texte, nombres, etc. ) mais elles sont toujours représentées et manipulées par l'ordinateur sous forme binaire. Exercice Corrigé Architecture des ordinateurs TP Architecture des ordinateurs HardWare | Examens, Exercices, Astuces tous ce que vous Voulez. Toute information sera traitée comme une suite de 0 et de 1.
Question 11: Quelles sont les principales différences entre la RAM et la ROM? Où utilise-t-on de la ROM? Question 12: Qu'est-ce que le shadowing? Question 13: Classez les mémoires suivantes par taille, par rapidité: RAM, registres, disques durs, cache L1, cache L2, cd-rom. Question 14: Quels sont les propriétés des disques RAIDs? Comment les obtient-on? 5) M é moire cache Question 15: Pourquoi utilise-t-on des mémoires caches? Soit une mémoire cache de niveau L1 ayant les caractéristiques suivantes: - 32 mots par lignes (mots de 2 octets) - Taille de 32ko - L1 et L2 sont inclusifs - 4-associatifs. Remplacement LRU. Tp architecture des ordinateurs exercices corriges. - Association par poids faible - Taille de bus d'adresse: 32bits Question 16: Combien y a-t-il de lignes dans cette mémoire cache? Question 17: Combien y-a-t-il de blocs associatifs dans cette mémoire cache? Question 18: Si la mémoire cache de niveau L2 a une taille de 2 Mo, combien y a-t-il de blocs de la mémoire cache L2 par bloc de la mémoire cache L1? Question 19: Si la mémoire fait 1Go, combien d'adresses correspondront à un bloc du cache L1?
skytimetravel.net, 2024